ترجمه مقاله قدرت کارآمد پردازنده و پردازنده سلولی

cell processor cmos efficient power processor architecture پردازنده سلولی ترانزیستور ترجمه سلیس روان مقاله ترجمه مقالات انگلیسی ترجمه مقالات کامپیوتر ترجمه مقالات لاتین ترجمه مقاله قدرت کارآمد پردازنده پردازنده سلولی دانلود اصل مقاله لاتین دانلود ترجمه مقالات کامپیوتر دانلود ترجمه مقاله ریزپردازنده فناوری اطلاعات قدرت کارآمد قدرت کارآمد پردازنده پردازنده سلولی کامپیوتر کامپیوتر فناوری اطلاعات معماران ریزپردازنده معماران مبکرو معماری پردازنده معماری پردازنده قدرت کارآمد مقالات انگلیسی کامپیوتر ترجمه فارسی مقاله ترجمه شده مقاله قدرت کارآمد پردازنده پردازنده سلولی word

عنوان اصلی: Power Efficient Processor Architecture and The Cell Processor

ترجمه عنوان: معماری پردازنده قدرت کارآمد و پردازنده سلولی.

موضوع: کامپیوتر و فناوری اطلاعات

فرمت فایل: WORD (قابل ویرایش)

تعداد صفحه: ٩

چکیده

معماری پردازنده قدرت کارآمد و پردازنده سلولی این مقاله پیش زمینه و استدلالی را در مورد بعضی از معماری ها و تصمیمات جهت طراحی در پردازنده سلولی، یعنی پردازنده ای که برای محاسبات فشرده و کاربردهای رسانه ای غنی پهنای باند که مشترکا توسط شرکت های سونی، توشیبا و IBM توسعه داده شده است، ارائه می دهد.

مقدمه

بخش بندی این مقاله به صورت زیر می باشد. بخش ٢، به بحث در مورد بعضی از چالش هایی می پردازد که طراحان ریزپردازنده ها با ان مواجه می باشند و انگیزه ای را برای فعالیت در هر ترانزیستور به عنوان یک متریک رتبه اول برای کارایی طرح ایجاد می کند. بخش ٣ به بحث در مورد افزایش معماری ریزپردازنده به نسبت این معیار متری می پردازد. بخش ۴ به بحث در مورد بعضی از انتخاب های معماری دیگر که باعث بهبود کارایی طرح و عملکرد پیک پردازنده می گردد، می پردازد. بخش ۵ به بحث در مورد بعضی از محدودیت های انتخاب های معماری که در بخش ٣ معرفی شد، می پردازد، و SMP غیرهمگن را به عنوان ابزاری برای غلبه بر این محدودیت ها مطرح می کند. بخش ۶ خلاصه ای از تشکیلات پردازنده سلولی را بیان می کند.

عملکرد در هر ترانزیستور به عنوان یک معیار متری معماران ریزپردازنده و معماران مبکرو در چند دهه گذشته تحت تاثیر دو معیار متری اولیه که عملکرد را مشخص می کند، قرار گرفته اند: که شامل عملکرد در هر سیکل ( اعلب توسط تعداد دستورالعمل هایی که در هر سیکل پردازنده تکمیل می شود)، و بسامد طرح ( برای نمونه، زمان سیکل طراحی که توسط ۴ مبدل تاخیر اندازه گیری می شود) می باشد. در ادغام با قابلیت های فناوری ( برای نمونه یک تریلیون ثانیه در هر fo۴) و محدودیت های سیستم ( برای نمونه شرایط دسته بندی، تنوع منبع تغذیه، تغییرات تصادفی نامطلوب در منبع، و شرایط حرارتی) می باشد. این موارد به تعیین فرکانس عملیاتی نهایی و عملکرد محصول نهایی می پردازد.

امروزه، معماران و معماران میکرو، و همچنین طراحان منطق و مدار، می بایست بازده توان را مد نظر قرار دهند، زیرا تقریبا تمام سیستم ها از پلتفرم موبایل تا کامپیوترهای شخصی و ایستگاه های کاری تا بزرگترین ابرکامپیوترها هم اکنون از نظر توان برقی محدود می باشند. این موارد نشان می دهد که می بایست از بازده توان به عنوان یکی از معیارهای متری و محرک طرح های ریزپردازنده ها استفاده کنیم.

تعدادی از این معیارهای متری از نظر بازدهی مد نظر قرار می گیرند، که در محدوده انرژی در هر فعالیت تا تاخیر- انرژی می باشد. هر یک از این معیارهای متری به موازنه عملکرد پردازنده از نظر بازدهی می پردازند و هر یک از این معیارهای متری می تواند مناسب باشد. به هر حال، در این مقاله، ما به بررسی عملکرد در هر ترانزیستور به عنوان یک معیار متری می پردازیم. این معیار متری، عملکرد را در هر وات تخمین می زنند در صورتی که مقدار ثابتی را در هر تاوان توان ترانزیستور مد نظر قرار دهیم. این فرایند زمانی منطقی می باشد که فناوری CMOS با عملکرد بالا مورد استفاده قرار گرفته و مقدار ثابتی از این توان به زیر استاندارد و جریانات تونل سازی اکسید مدخل افت کند، و زمانی که هدف بهینه سازی عملکرد تقویت بوده زمانی که بخش قابل توجهی از تراشه ها مورد استفاده قرار گیرد.

دانلود «ترجمه مقاله قدرت کارآمد پردازنده ...»